半导体封装结构及其封装方法

本申请公开一种半导体封装结构及其封装方法，涉及半导体技术领域，包括具有多层布线层的衬底以及层叠设置的第一芯片、第二芯片、第三芯片和第四芯片，衬底上开设有凹槽，第一芯片正装在衬底上且位于凹槽内，第二芯片倒装在衬底和第一芯片上，且第二芯片的凸点与布线层和第一芯片的焊盘连接，第二芯片上开设有第一通孔，第三芯片正装在第二芯片上，第四芯片倒装在第二芯片和第三芯片上，且第四芯片的导电柱穿设于第一通孔内以与第一芯片的焊盘连接，第四芯片的第一凸点与第三芯片的焊盘连接。该半导体封装结构通过优化芯片的层叠方式与互连路径，减少了TSV导电柱的使用，能够有效降低漏电流风险，提升HBM堆叠系统的稳定性与可靠性。